Ｖｅｒｉｌｏｇ ＨＤＬ＆ＶＨＤＬテストベンチ記述の初歩

論理回路の検証で用いるＨＤＬ文法とノウハウ
Ｄｅｓｉｇｎ　ｗａｖｅ　ｍｏｏｋ　

ＣＱ出版
安岡貴志　

• 価格: 2,860円（本体2,600円＋税）
• 発行年月: 2010年10月
• 判型: 規格外
• ISBN: 9784789831086

内容情報

[BOOKデータベースより]

本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。

第１部　テストベンチの基本（検証の重要性とテストベンチ；組み合わせ回路のためのテストベンチ　ほか）
第２部　テストベンチの文法（遅延の記述方法；標準出力の記述方法　ほか）
第３部　検証のテクニック（テスト・パターンの検討；ランダム検証　ほか）
Ａｐｐｅｎｄｉｘ（テストベンチ記述のためのＶｅｒｉｌｏｇ　ＨＤＬ文法リファレンス；テストベンチ記述のためのＶＨＤＬ文法リファレンス）